BEST AVAILABLE COPY

```
1/9/1
DIALOG(R) File 351: Derwent WPI
(c) 2005 Thomson Derwent. All rts. reserv.
002321716
WPI Acc No: 1980-C8150C/198013
Transistor circuit with two variable impedances - which vary in
opposite
senses, and differentiating circuit for input signal controlling
impedances
Patent Assignee: NIPPON ELECTRIC CO (NIDE )
Inventor: IGUCHI H; MIYAGAWA Y; SHIMADA J
Number of Countries: 002 Number of Patents: 003
Patent Family:
Patent No
             Kind
                    Date
                             Applicat No
                                            Kind
                                                   Date
                                                            Week
DE 2929450
              Α
                   19800320
                                                           198013 B
US 4305009
               Α
                   19811208
                                                           198152
DE 2929450
               С
                   19850829
                                                           198536
Priority Applications (No Type Date): JP 7888965 A 19780720
Abstract (Basic): DE 2929450 A
        The circuit has two variable impedance elements (T5, T6)
controlled
   by an input signal and connected in series. Their impedances vary
in
    opposite senses.
        The input signal is applied to the input terminal (IN), and the
    output signal is delivered through the output terminal (OUT2)
    to the junction point between the two impedances. A differentiating
    circuit (INV2, C3) is inserted between the input and output
    (IN, OUT2) and differentiates the input signal.
Title Terms: TRANSISTOR; CIRCUIT; TWO; VARIABLE; IMPEDANCE; VARY;
OPPOSED;
 SENSE; DIFFERENTIAL; CIRCUIT; INPUT; SIGNAL; CONTROL; IMPEDANCE
Derwent Class: U21; U22
International Patent Class (Additional): H03K-005/00; H03K-017/04;
 H03K-019/08
File Segment: EPI
```

THIS PAGE BLANK (USPTO)

(B) BUNDESREPUBLIK
DEUTSCHLAND

[®] Patentschrift[®] DE 2929450 C2

(§) Int. Cl. 4: H 03 K 5/00

H 03 K 19/08 H 03 K 19/092



DEUTSCHES PATENTAMT

(2) Aktenzeichen: P 29 29 450.6-31 (2) Anmeldetag: 20. 7. 79 (3) Offenlegungstag: 20. 3. 80

Offenlegungstag:
Veröffentlichungstag

der Patenterteilung: 29. 8.85

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(3) Unionsprioritēt: (2) (3) (3) 20.07.78 JP P88965-78

(3) Patentinhaber:
Nippon Electric Co., Ltd., Tokio/Tokyo, JP

(4) Vertreter:

Glawe, R., Dipl.-Ing. Dr.-Ing., 8000 München; Delfs, K., C pl.-Ing., 2000 Hamburg; Moll, W., Dipl.-Phys. Dr.rer.nat., 8000 München; Mengdehl, U., Dipl.-Chem. Dr.rer.nat.; Niebuhr, H., Dipl.-Phys. Dr.phil.habil., Pat.-Anw., 2000 Hamburg

@ Erfinder: Miyagawa, Yoichi; Shimada, Jiro; Iguchi, Hiroshi, Tokio/Tokyo, JP

(5) Im Prüfungsverfahren entgegengehaltene Druckschriften nach § 44 PatG:

> DE-OS 28 03 811 DE-OS 25 22 341 DE-OS 24 25 973 US 39 16 430

S Schaltungsanordnung zur Pegelanpassung

Nummer: Int. Cl.³:

H 03 K 5/00

Veröffentlichungstag: 29. August 1985






FIG. 1



F1G. 2



F1G. 3

Patentanspruch:

Schaltungsanordnung zur Pegelanpassung, mit zwei in Serie an einer Versorgungsspannung liegenden steuerbaren Impedanzelementen, einem mit den Steuereingängen beider Impedanzelemente verbundenen Signaleingang und einem mit dem Verbindungspunkt der Impedanzelemente verbundenen Signalausgang, wobei die Impedanzen der Impedanzelemente in Abhängigkeit von dem am Signaleingang anliegenden Eingangssignal gegensinnig zueinander veränderbar sind, dadurch gekennzeichnet, daß der Signaleingang (IN) mit dem Signalausgang (OUT2) durch eine einen Inverter 15 (INV2) und ein Differenzierglied (C3) enthaltende Schaltung verbunden ist, die den Signalausgang (OUT2) mit der Ableitung des invertierten Eingangssignals beaufschlagt, und daß an dem Inverter (INV 2) eine von der Versorgungsspannung (V_{SS2}) 20 der impedanzeiemente (T5, T6) verschiedene Versorgungsspannung (Vss.) anliegt.

Die Erfindung betrifft eine Schaltungsanordnung zur Pegelanpassung von der im Oberbegriff des Patentanspruches angegebenen Art.

Eine derartige Schaltungsanordnung zur Pegelanpas- 30 sung an einer Lugikschaltung ist in der nicht vorveröffentlichten DE-OS 28 03 811 beschrieben. Ferner ist eine Schaltung dieser Art aus der DE-OS 24 25 973 als Verstärkerschaltung, deren Arbeitspunkt zur Korrektur von herstellungs- und umgebungsbedingten Schwan- 35 kungen verschoben werden kann, bekannt. Weiterhin ist aus US-PS 39 16 430 eine Schaltung mit zwei parallel geschalteten Zweigen bekannt, von denen jeder eine Schaltung der eingangs genannten Art darstellt, wobei der Steuereingung eines der Impedanzelemente jedes 40 Zweiges über Kreuz mit dem Verbindungspunkt der beiden Impedanzelemente des anderen Zweiges verbunden ist und der Steuereingang des jeweils anderen Impedanzelementes in dem einen Zweig mit dem Eingangssignal und in dem anderen Zweig mit dem inver- 45 tierten Eingangssignal beaufschlagt ist.

Die Wirkung einer Schaltung dieser Art beruht darauf, daß je nach dem Niveau des Eingangssignals das eine oder andere Impedanzelement gesperrt und das jeweils andere durchgeschaltet ist, oder umgekehrt, wodurch die an den Impedanzelementen anliegende Versorgungsspannung entsprechend unterschiedlich spannungsgeteilt wird und damit das Potential am Verbindungspunkt der beiden Impedanzelemente, d. h. am Signalausgang, sich entsprechend unterschiedlich einstellt.

Bedingt durch die Schaltzeiten der z. B. als Feldessettransistoren, insbesondere MOS-FET ausgebildeten Impedanzelemente tritt zwischen den Änderungen des Eingangssignals und der dadurch ausgelösten Potentialänderung am Signalausgang unvermeidlich eine Verzögerung ein. Die bekannten Schaltungen haben daher eine relativ lange Ansprechzeit. Bei vielen Anwendungen einer solchen Schaltung, insbesondere wenn es um eine Dristkorrektur des Arbeitspunktes geht, spielt dies keine große Rolle. Ferner kann die genannte Verzögerung, je nach Art der Schaltung, auch dazu sühren, daß während der Verzögerungszeit ein Stromweg zwischen den Polen der Versorgungsspannung über zwei durch-

geschaltete Impedanzelemente geschaffen wird und ein hoher Verluststrom fließt und die Schaltung bei häufigen Schaltvorgangen eine hohe Leistungsaufnahme hat.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der genannten Art so auszubilden, daß die Verzögerungszeit zwischen einer Änderung des Eingangssignals und einer entsprechenden Änderung des Ausgangssignals, d. h. die Ansprechzeit, möglichst gering ist und das Fließen hoher Verlustströme wahrend der Ansprechzeit vermieden wird.

Die Lösung der Aufgabe ist im Patentanspruch angegeben. Durch die direkte Beaufschlagung des Signalausgangs mit dem invertierten Eingangssignal wird erreicht, daß der Beginn des Ansprechens des Ausgangssignals auf Änderung des Eingangssignals sehr schnell, unabhängig von den Schaltzeiten der Impedanzelemente, erfolgt. Ändererseits wird durch die Beaufschlagung der Steuereingänge beider Impedanzelemente mit dem Eingangssignal dafür gesorgt, daß eines der beiden Impedanzelemente sehr schnell in den Sperrzustand schaltet, so daß nicht genügend Zeit für den Aufbau eines großen Verluststroms zur Verfügung steht. Die Schaltung arbeitet daher mit sehr geringer Leistungsaufnahme.

Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigt

Fig. 1 das Schaltbid einer bekannten Schaltungsanordnung zur Pegelanpassung gemäß US-PS 39 16 430;

Fig. 2 ein Schaltungsdiagramm einer bevorzugten Ausführungsform der Erfindung;

Fig. 3, 4 und 5 Schaltungsdiagramme von weiteren bevorzugten Ausführungsformen der Erfindung und

Fig. 6a und 6b Ablaufdiagramme der Betriebsweise der Pegelverschiebeschaltung nach Fig. 1 und 2.

Fig. 1 zeigt eine als Pegelverschiebeschaltung verwendete bekannte Transistorschaltung, bei der eine erste Komplementär-FET-Schaltung aus einer Reihenschaltung eines P-Kanal-FET's T, und eines N-Kanal-FET's T₁ sowie eine zweite Kompleciontar-FET-Schaltung aus einer Reihenschaltung eines P-Kanal-FET's T2 und eines N-Kanal-FET's T. verwendet werden. Dabei ist eine Spannungsquelle Vpp zur Zuführung eines positiven Potentials VDD mit den Sourceelektroden der beiden P-Kanal-FET's T₁ und T₂ und die Sourceelektroden der beiden N-Kanal-FET's T₃ und T₄ sind mit einer Spannungsquelle V_{SS2} zur Zuführung eines negativen Potentials V₅₅₂ verbunden, auf das ein Eingangssignal in seinem Pegel verschoben werden soll. Die gemeinsamen Drainverbindungen in den entsprechenden Komplementär-FET-Schaltungen sind mit den Gateelektroden des N-Kanal-FET's T3 bzw. T4 der anderen Komplementä:-FET-Schaltung verbunden. Ein Eingangssignal mit einem höheren Pegel dem Potential VDD, und einem niedrigeren Pegel, dem Potential Vss. wird über eine Eingangsklemme IN der Gateelektrode des P-Kanal-FET's T₁ direkt zugeführt. Dieses Eingangssignal wird jedoch der Gateelektrode des N-Kanal-FET's T₃ nicht zugeführt. Dieses Eingangssigna! wird nun nach einer Inversion durch einen Inverter INV1, der durch die Spannungsquelle Von und eine negative Spannungsquelle Vist mit einem vorbestimmten negativen Potential Vest betrieben wird, der Gateelektrode des P-Kanal-FET's T₂ zugeführt und es wird dann ein Signal an der Drainelektrode des P-Kanal-FET's T, der Gateelektrode des N-Kanal-FET's T3 zugeführt. Das an der Drainelektrode des N-Kanal-FET's T₁ anliegende Signal wird der Gateelektrode eines N-Kanal-FET's 74 zugeführt. Der Ausgangssignalpegel wird bestimmt durch den Potentialpegel am Verbindungspunkt der Drainelektroden, der durch den P-Kanal-FET T₂ und den N-Kanal-FET T₄ gebildeten CMOS-Schaltung.

Die bisher bekannte Pegelverschiebeschaltung nach Fig. 1 verwendet im Prinzip die P-Kanal-FET's T_1 und T_2 als aktive Elemente und die N-Kanal-FET's T_3 und T_4 als Lastelemente. Der durch den N-Kanal FET T_4 gegebene Lastwiderstand wird durch das Drainpotential des P-Kanal-FET's T_2 und der durch das Drainpotential des degebene Lastwiderstand wird durch das Drainpotential des P-Kanal-FET's T_2 gegebene Lastwiderstand wird durch das Drainpotential des P-Kanal-FET's T_2 gesteuert.

Es wird nun anhand von Fig. 6a die Betriebsweise der bekannten Pegelverschiebeschaltung nach Fig. 1 beschrieben. Dabei stellt die Kurvenform II das der Eingangsklemme IN in Fig. 1 zugeführte Eingangssignal und die Kurvenform OI das von der Ausgangsklemme 30 OUT, in Fig. 1 abgenommene Ausgangssignal dar.

Wenn sich das über die Eingangsklemme IN an die Gateelektrode des P-Kanal-FET's T₁ angelegte Potential des Eingangssignals I₁ auf dem positiven Potentialpegel V_{DD} (Zeitdauer A in F i g. 6) befindet, so befindet sich das an der Gateelektrode des P-Kanal-FET's T₂ anliegende Potential auf einem durch den Inverter INV₁ invertierten negativen Potentialpegel V_{SS1}. Damit wird der P-Kanal-FET T₂ leitend und der an der Ausgangsklemme OUT₁ anliegende Potentialpegel des Ausgangssignals O₁ befindet sich auf einem positiven Potentialpegel V_{DD}.

Wenn sich andererseits der Petentialpegel des Eingangssignals I_1 auf einem ersten negativen Potentialpegel V_{NN1} (Zeitdauer B in Fig. 6a) befindet, so wird der P-Kanal-FET T_1 leitend und der P-Kanal-FET T_2 nach einer Verzögerungszeit T_1 nichtleitend. Damit werden die N-Kanal-FET's T_1 und T_4 leitend bzw. nichtleitend, so daß ein Ausgangssignal O_1 mit einem zweiten negativen Potentialpegel V_{SN1} der Ausgangssignal I_1 , dessen Pegel sich auf dem niedrigen Pegel des ersten negativen Potentialpegels V_{SN2} befindet, in seinem Pegel auf das Ausgangssignal O_1 verschoben werden, das einen niedrigen Pegel mit dem zweiten negativen Potentialpegel V_{SN2} aufweist.

Die in Fig. 1 dargestellte Pegelverschiebeschaltung, die den oben beschriebenen Pegelverschiebevorgang durchführen kann, nimmt jedoch während der Zeiträume T₁ und T₂ die folgenden Zwischenzustände an.

Wenn der Potentialpegel des Eingangssignals I_1 sich auf dem positiven Potentialpegel V_{DD} befindet, so werden der P-Kanal-FET T_1 und der N-Kanal-FET T_2 nichtleitend, wohingegen der P-Kanal-FET T_2 und der N-Kanal-FET T_3 leitend werden. Wenn nun der Potentialpegel des Eingangssignals I_1 auf den niedrigen Pegel des ersten negativen Potentiae. V_{SS1} verändert wird, so mit das an der Gateelektrode des P-Kanal-FET's T_2 anlie-

gende Potential einen positiven Potentialpegel V_{DD} an, und zwar nach einer gewissen Verzögerung, und die P-Kanal-FEl T_1 und T_2 werden leitend bzw. nichtleitend. Nach dieser Änderung im Potentialpegel des Eingangssignals I_1 treten jedoch, aufgrund der in den Streukapazitäten C_1 und C_2 die in Fig. 1 mit gestrichelten Linien zwischen den entsprechenden Source- und Drain-Elektroden der N-Kanal-FET's T_3 und T_4 eingezeichnet sind, gespeicherten Ladungen, die Zustandsänderungen der N-Kanal-FET's T_3 und T_4 nicht gleichzeitig mit den Zustandsänderungen der P-Kanal-FET's T_1 und T_2 auf und es werden für eine Weile die vorhergehenden Zustände beibehalten.

Insbesondere, wenn der P-Kanal-FET T1 entsprechend dem Eingangssignal II in den leitenden Zustand gebracht wurde, behält der N-Kanal-FET T, seinen vorhergehenden leitenden Zustand aufgrund der Streukapazitāt C₁ für eine Weile bei. Nachdem dann das Drainpotential des P-Kanal-FET's T2 nach Beendigung der Aufladung der Streukapazität Ci auf das nositive Potential YDD angestiegen ist, wird der N-Kanal-FET T4 leitend und das Drainpotential des P-Kanal-PET's T_2 erreicht dadurch das zweite negative Potential V_{SS2} . Diese Übergangsdauer ist die mit T_1 in Fig. 1 gekennzeich ae-25 te Zeitdauer, während der vorübergehend ein Leitungsweg zwischen den positiven und negativen Spannungsquellen über den P-Kanal-FET's Ti und den N-Kanal-FET T3 gebildet wird, so daß ein Strom hindurchfließt und die Leistungsaufnahme der Transistorschaltung dadurch erhöht wird. Wenn das an der Eingangsklemme IN anliegende Eingangssignal einer entgegengesetzten Änderung unterzogen wird, d.h. vom Potentialpegel VSS1 zum Potentialpegel VDD geändert wird, so fließt der Strom zwischen den positiven und negativen Spannungsquellen V_{DD} und V_{SS2} während der Zeitdauer T_2 durch den P-Kanal-FET T2 und den N-Kanal-FET T4. Wenn damit die Zyklen des Eingangssignals verkürzt werden, so wird der Zeitabschnitt, während dem der Strom durch die FET's fließt, verlängert, was 72 einer beträchtlichen Zunahme des Leistungsverbrauchs führt, insbe-andere bei einer mit hoher Geschwindigkeit und niedriger Leistungsaufnahme arbeitenden integrierten Halbleiterschaltung, so daß derartige Pegelverschiebeschaltungen nicht verwendet werden können. Darüber hinaus wird das Eingangssignal II nicht direkt der Gateelektrode des N-Kanal-FET's Ti, sondern über den Inverter INV, der Gateelektrode des P-Kanal-FET's T2 zugeführt und es wird dann das an der Drainelektrode des P-Kanal-FET's T2 erhaltene Signal an die Gateelektrode des N-Kanal-FET's T3 angelegt. Damit kann das Eingangssignal I, nicht direkt den N-Kanal-FET T, steuern, so daß die Steuerung des N-Kanal-FET's T3 nicht schnell gemacht werden kann. Bei einer derartigen Pegelverschiebeschaltung wird der Potentialpegel des Ausgangssignals nicht gleichzeitig mit der Änderung des Eingangssignals bestimmt. Es kann damit kein Hochgeschwindigkeits-Pegelverschiebevorgang erzielt

Eine bevorzugte Ausführungsform der erfindungsgemäßen Transistorschaltung ist in Fig. 2 dargestellt. Die folgende Beschreibung bezieht sich auf die Transistorschaltung in ihrer Anwendung auf eine Pegelverschiebeschaltung.

Die Pegelverschiebeschaltung nach Fig. 2 weist einen P-Kanal-FET T_0 und einen N-Kanal-FET T_0 auf, die in Reihe geschaltet sind. Die Source des P-Kanal-FET's T_0 ist über einen Widerstand R_1 von beispielsweise 100 K Ω mit einer positiven Spannungsquelle mit dem

Potentialpegel Von und die Source des N-Kanal-FET's T_6 über einen Widerstand R_2 von beispielsweise 100 K Ω mit einer negativen Spannungsquelle mit dem negativen Potentialpegel V_{SS 2} verbunden. Darüber hinaus ist ein Verbindungspunkt der Drainelektroden des P-Kanal-FET's T₃ und des N-Kanal-FET's T₆ mit dem einen Anschluß eines Kondensators C1 verbunden, dessen anderer Anschluß mit dem Ausgang eines Inverters INV2 verbunden ist. Einer positiven Potentialzuführungsklemme des Inverters INV2 wird das positive Potential 10 Voo zugeführt, während dessen negativer Potentialzuführungsklemme ein negatives Potential Vss. zugeführt wird, das ein der vorhergehenden Schaltungsstufe zugeführtes negatives Potential oder irgendein vorbestimmtes negatives Potential sein kann. Im nachfolgenden 15 wird das negative Potential V_{SSI} als erstes negatives Potential V_{SS} , and das negative Potential V_{SS} ; als zweites negatives Potential Vsv. bezeichnet. Nun wird das erste negative Potential V_{NST} so eingestellt, daß es in seinem Absolutwert kleiner ist als das zweite negative 20 Potential V_{SN2}. Die Eingangsklemme IN, an der das Eingangssignal anliegt, ist sowohl mit dem Eingang des Inverters INV2 als auch mit den Gateelektroden des P-Kanal-FET's To und des N-Kanal-FET's To verbunden, während der Verbindungspunkt der Drainelektroden 25 des P-Kanal-FET's Ts und des N-Kanal-FET's To mit einer Ausgangsklemme OUT2 verbunden ist. Die Kapazität des Kondensators C, beträgt vorzugsweise 5 pF oder mehr. Diese Kapazität ist in geeigneter Weise entsprechend den Lästimpedanzen und den Sättigungswi- 30 derständen in der FET's ausgewählt und eine für eine integrierte Halbleiterschaltung geeignete Kapazität beträgt höchstens etwa 50 pF.

Bei dieser Ausführungsform der Pegelverschiebeschaltung bilden der P-Kanal-FET T, und der N-Kanal-FET T₆ eine CMOS-Schaltung und der Inverter INV₂ und der Kondensator C, bilden eine Differenzierschal-

tung.

Eine Grundoperation der Pegelverschiebeschaltung besteht darin, zwei Arten von Ausgangspegeln an der Ausgangsklemme OUT2 in Abhängigkeit vom Eingangssignal zu liefern. Der eine Ausgangspegel ist das positive Potential VDD und der andere Ausgangspegel ist das zweite negative Potential Vsv2. Wenn nun ein Eingangssignal mit dem positiven Potential VDD an die 45 Eingangsklemme IN angelegt wird, so wird der N-Kanal-FET To leitend und an der Ausgangsklemme OUT2 wird ein Ausgangssignal mit dem zweiten negativen Potential V_{SV2} abgenommen. Wenn andererseits ein Eingangssignal mit dem ersten negativen Potential Vss 1 der 50 Eingangsklemme iN zugeführt wird, so wird der P-Kanal-FET. T₅ leitend und an der Ausgangsklemme OUT₂ wird ein Ausgangssignal mit dem positiven Potential VDD abgenommen. In diesem Fall wird das Eingangssignal mit positivem Pegel auf ein Ausgangssignal mit 55 dem zweiten negativen Pegel und das Eingangssignal mit dem ersten negativen Pegel auf das Ausgangssignal mit dem positiven Pegel verschoben.

Eine charakteristische Wirkung der oben beschriebenen Pegelverschiebeschaltung tritt zu einem Zeitpunkt 60 auf, wenn der eine Potentialpegel des Eingangssignals in den anderen Potentialpegel verändert wird. Dies wird

nun anhand von Fig. 6 näher beschrieben.

Zuerst, wenn sich das Eingangssignal vom ersten negativen Potentialpegel V_{SS1} zum positiven Potentialpegel V_{III} ändert, so wird der P-Kanal-FET T₅ in den nichtleitenden Zustand und der N-Kanal-FET T₆ gleichzeitig in den leitenden Zustand gebracht. Damit tritt an der

Ausgangsklemme OUT2 (während der Zeitdauer D in Fig. 6b) das zweite negative Potential Vss 2 auf. Zu diescm Zeitpunkt wird jedoch das dem Inverter INV2 zugeführte Eingangssignal /2 durch diesen schnell invertiert, das invertierte Signal durch den nachfolgenden Kondensator C, differenziert und das differenzierte, ins negative gehende Signal bringt die Ausgangsklemme OUT2 abrupt in die Nähe des ersten negativen Potentials Vss (während der Zeitdauer T, in Fig. 6b). Danach kann das Potential an der Ausgangsklemme OUT2 allmählich in die Nähe des gewünschten negativen Potentials V_{XX2} (während der Zeitdauer 74 in Fig. 6b) gebracht werden. Damit wird die gesamte Verzögerung auf die Summe der Zeitabschnitte T1 und T4 verkürzt, so ein Hochgeschwindigkeits-Pegelverschiebevorgang möglich ist. Da die Summe der Zeitabschnitte Ti und T₄ viel kleiner ist als die der Zeitabschnitte T₄ oder T_2 in F i g. 6a, wird die Zeitdauer, während der ein Strom durch den P-Kanai-FET 7, und den N-Kanai-FET 76 fließt minimisiert, wodurch der Leistungsverbrauch während der Übergangszeitdauer beträchtlich vermindert werden kann.

Da das Eingangssignal beiden Gateelektroden des P-Kanal-FET's 73 und des N-Kanal-FET's 76 direkt zugeführt wird, kann die Änderung in den leitenden Zustand der komplementären FET's Ts und Th mit höherer Geschwindigkeit erreicht werden als bei derabekannten Pegelverschiebeschaltung nach Fig. 1. Damit kann die Zeitdauer, während der ein Strom durch die FET's Ti und To fließt, weiter vermindert werden. Darüber hinaus ändern sich während der Übergangszeitdauer, bei Änderung des Eingangssignalpegels, die Gatepotentiale der entsprechenden FET's T₅ und T₆ kontinuierlich und es wird zwangsläufig ein Strom durch die beiden FETs geleitet. Da jedoch bei der oben beschriebenen Ausführungsform zwischen den Spannungsquellen und den in Reihe geschalteten P-Kanal-FET To und N-Kanal-FET T₆ Widerstände R₁ und R₂ geschaltet sind, kann die Grö-Be des zwischen den Spannungsquellen fließenden Stromes klein gemacht werden. Damit kann bei dieser Pegelverschiebeschaltung der Leistungsverbrauch wir-

kungsvoll vermindert werden.

Wenn nun das an der Eingangsklemme IN anliegende Eingangssignal vom höheren Pegel zum niedrigeren Pegel verändert wird, so wird der P-Kanal-FET T3 leitend, während der N-Kanal-FET To nichtleitend wird. Gleichzeitig nimmt der Ausgang des Inverters INV2 das dem höheren Pegel entsprechende Potential Vini an, so daß das Potential an der Ausgangsklemme OUT2 aufgrund der Differenzierwirkung des Kondensators C1 (während der Zeitdauer T₅ + T₆ in Fig. 6b) schnell in die Nähe des Potentials VDD gebracht wird. Da damit die Verzögerung im Anstieg des Ausgangssignals O2 sehr kurz ist und auch der N-Kanal-FET To fast gleichzeitig mit der Änderung des Eingangssignalpegels in den nichtleitenden Zustand kommt, ist die Größe des zwischen der positiven und negativen Spannungsquelle V_{DD} und V_{SS2} fließenden Stromes klein. Er wird noch durch die Widerstände R1 und R2 weiter vermindert, so daß der Leistungsverbrauch reduziert werden kann. Bevor sich der FET vom leitenden Zustand in den nichtleitenden Zustand ändert, behält er für eine Weile aufgrund seiner Gatekapazität den leitenden Zustand bei, da die Schwellenwertspannungen der entsprechenden FET's durch die Widerstände R_1 und R_2 angehoben werden, so daß der Betrag des zwischen den Spannungsquellen fließenden Stromes auf einen kleinen Betrag begrenzt wird und damit der Leistungsverbrauch vermindert werden kann.

Wie bereits oben beschrieben wurde, wird bei dieser Ausführungsform der Erfindung ein zwischen den beiden Spannungsquellen fließender Strom durch das Einfügen von Impedanzen zwischen den Spannungsquellen und den Sourceelektroden der FET's begrenzt, und zwar aufgrund von aquivalent hohen Schwellwertspannungen der Feldessektransistoren. Darüber hinaus wird ein Anszieg oder Abfall des Ausgangssignals O2 durch Einlegen eines differenzierten Signals von der Differenzierschaltung beschleunigt, was den Vorteil hat, daß ein zwischen den Spannungsquellen sließender Strom vermindert und das Frequenzverhalten bzw. Ansprechverhalten verbessert werden kann.

Bei der oben beschriebenen Ausführungsform der erfindungsgemäßen Pegelverschiebeschaltung wird das 15 Eingangssignal mit dem positiven Potential zum zweiten negativen Potential und das Eingangssignal mit dem ersten negativen Potential zum positiven Potential verschoben. Însbesondere wird die Phase des Ausgangssignals gegenüber der des Eingangssignals verändert 20 bzw. umgekehrt. Wenn jedoch lediglich eine Inverterschaltung vor der Eingangsklemme IN oder nach der Ausgangsklemme OUT, eingefügt wird, so kann ein Ausgangssignal mit der gleichen Phase wie die des Eingangssignals erhalten werden. Außerdem können die 25 FET's Tound To miteinander vertauscht werden, etwa als N-Kanal-FET T5' und P-Kanal-FET T6'. Bei dieser veränderten Ausführungsform sollte eine zweite Gatcelektrode oder eine Substratelektrode des N-Kanal-FETs T_5 mit der zweiten negativen Spannungsquelle V_{SS2} und 30 die des P-Kanal-FET's T6' mit der positiven Spannungsquelle VDD verbunden werden. Bei dieser veränderten Ausführungsform einer Pegelverschiebeschaltung erhält man ein Ausgangssignal mit keiner Phasenumkehr. Dabei sollte jedoch anstelle des Inverters INV2 ein Wi- 35 derstand oder ein nichtleitender Verstärker verwendet werden. Bei derartigen Pegelverschiebeschaltungen können die Vorteile und Wirkungen der Erfindung in ausreichender Weise erreicht werden.

Die Erfindung ist jedoch nicht auf die oben beschrie- 40 bene bevorzugte Ausführungsform beschränkt, sondern kann auf verschiedene Weise verändert werden. So können anstelle der als Impedanzelemente in der oben beschriebenen ersten Ausführungsform nach Fig. 2 verwendeten Widerstände R1 und R3 aktive Elemente, wie 45 ctwa ein P-Kanal-FET Ti und ein N-Kanal-FET Tio deren Widerstände in Abhängigkeit von ihrem Eingangspotential verändert werden, anstelle der Widerstände R_1 und R_2 verwendet werden, wie es in F i g. 3 dargestellt ist. Da bei dieser veränderten Ausführungsform der Wi- 50 derstandswert des N-Kanal-FET's T:0 auf einen hohen Wert eingestellt werden sollte, ergibt sich der Vorteil, daß der zwischen den Spannungsquellen fließende Strom unterdrückt und der Anstieg des Ausgangssignals O2 beschleunigt werden kann.

Alternativ dazu kann, wie in Fig. 4 dargestellt, eine Impedanz Z₁ aus einem Widerstand R₃ und einem Kondensator C₃ und eine Impedanz Z₂ aus einer Parallelschaltung eines Widerstands R₄ und eines Kondensators C₆ anstelle der Widerstände R₁ bzw. R₂ in der ersten 60 Ausführungsform nach Fig. 2 verwendet werden. Wenn sich bei dieser Ausführungsform das Ausgangspotential an der Ausgangsklemme ändert, so kann es aufgrund der Kondensatoren C₃ und C₆ noch schneller auf das Potential einer Spannungsquelle verändert werden, so daß der Anstieg bzw. Abfall des Ausgangssignals beschleunigt wird.

Bei einer weiteren Ausführungsform der Erfindung,

die in Fig. 5 dargestellt ist, ist ein N-Kanal-FET Tis zwischen der negativen Spannungszuführungsklemme des Inverters INV2 und der zweit in negativen Spannungsquelle Vss.; eingefügt, um das Potential der negativen Spannungsquelle für den Inverter INV2 in die Nähe des Potentials Vpp zu bringen, wenn das Potential des an der Eingangsklemme IN anliegenden Eingangssignals sich auf dem Potential Vss i befindet, bzw. um das Potential der negativen Spannungsquelle in die Nähe des Potentials Vss1 zu bringen, wenn das Potential des Eingangssignals das Potential VDD ist. Dadurch kann der im Inverter INV2 verbrauchte Strom reduziert und die Pegelveränderung an der Ausgangsklemme OUT2 aufgrund der Veränderung des Eingangssignals groß gemacht werden und außerdem der Anstieg bzw. Abfall im Potential an der Ausgangsklemme OUT2 beschleunigt werden.

Andererseits können auch anstelle der Lastimpedanzen aktive Lasten, wie etwa Konstantstromquellen verwendet werden, bei denen ein Feldessekttransistor so geschaltet ist, daß er eine Konstantstromquelle bildet.

Die ersindungsgemäße Transistorschaltung ist für integrierte Halbleiterschaltungen für Hochgeschwindigkeitsimpulse bzw. Hochgeschwindigkeitsumschaltungen sowie für geringen Leistungsverbrauch verwendbar. Selbst wenn die ersindungsgemäße Transistorschaltung für eine Pegelverschiebeschaltung, wie in den oben beschriebenen Ausführungsformen verwendet wird, so kann eine ausreichend hohe Geschwindigkeit ebenso wie ein ausreichend geringer Leistungsverbrauch erreicht werden.


Wenn andererseits das Potential der ersten negativen Spannungsquelle V_{SS1} und das Potential der zweiten negativen Spannungsquelle V_{SS2} auf das gleiche negativen Potential eingestellt werden, so kann die Schaltung für verschiedene Transistorschaltungen verwendet werden, wie etwa Wellenformerschaltungen oder Inverterschaltungen für ein Eingangssignal. Signaldetektorschaltungen oder dgl. In all diesen Transistorschaltungen kann in gleicher Weise eine Hochgeschwindigkeitsverarbeitung und ein geringer Leistungsverbrauch erreicht werden.


Hierzu 3 Blatt Zeichnungen

Nummer: 29 29 450 Int: Cl.³: H 03 K 5/00

Veröffer lichungstag: 29. August 1985.

FIG. 4






F1G. 5

EICHNUNGEN BLATT 3

Nummer: Int. Cl.³:

29 29 450 H 03 K 5/00

Veröffentlichungstag: 29. August 1985



F1G. 6

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)